Suicide
27.10.2009, 04:16
Производитель электронных компонентов, компания Tilera, обнародовала некоторые детали, касающиеся выпуска процессоров нового поколения Tile-Gx , содержащих от 16 до 100 ядер на одном кристалле. В отличие от других производителей (в том числе NVidia) Tilera работает над дизайном универсальных (general purpose) процессоров, на которых могут без модификации быть скомпилированы запущены как ядро Linux, так и стандартный стек LAMP - Linux, Apache, MySQL и PHP.
Tilera заявила о себе как разработчик микропроцессоров в середине 2007 года выйдя на рынок с 64-ядерным RISC чипом, в котором ядра были объединены в сеть 8х8. Сложная структура взаимосоединений, получившая название iMesh, позволила объединить процессорные элементы и L2 кэш в целостную систему. Первый чип был выполнен по 90нм технологии и выпущен смонтированным на плате расширения PCI-Express для того, чтобы потенциальные покупатели смогли испробовать его в своих приложениях обеспечения контроля и безопасности сетей, обработки потокового видео и многих других. Каждое ядро Tile64 работало на частоте от 700 до 866 МГц и имело 1Кбайт L1 кэша данных и 64 Кбайт кэша уровня L2. Кэш L3 объемом 5Мб являлся общим для всех ядер и работа с ним осуществлялась так же через iMesh. В версии Pro разработчики увеличили размер L1 до 16 Кбайт и объединили L2 и L3 вместе.
Новый чип серии Tile-Gx является усовершенствованной модификацией, продолжающей линейку продуктов TilePro36 и TilePro64. Он будет выполняться по 40нм техпроцессу, и хотя пока тактовая частота останется неизменной, производитель заявляет о полуторо- двух кратном приросте быстродействия. Потенциально дизайн позволяет разогнать ядра до 1.5ГГц и упаковать на кристалле до 100 штук. Процессор пока представлен в виде нескольких опытных образцов, массовый выпуск которых начнется не ранее конца 2010 года.
26.10.2009
http://www.channelregister.co.uk/2009/10/26/tilera_third_gen_mesh_chips/
http://www.opennet.ru/opennews/art.shtml?num=23980
Tilera заявила о себе как разработчик микропроцессоров в середине 2007 года выйдя на рынок с 64-ядерным RISC чипом, в котором ядра были объединены в сеть 8х8. Сложная структура взаимосоединений, получившая название iMesh, позволила объединить процессорные элементы и L2 кэш в целостную систему. Первый чип был выполнен по 90нм технологии и выпущен смонтированным на плате расширения PCI-Express для того, чтобы потенциальные покупатели смогли испробовать его в своих приложениях обеспечения контроля и безопасности сетей, обработки потокового видео и многих других. Каждое ядро Tile64 работало на частоте от 700 до 866 МГц и имело 1Кбайт L1 кэша данных и 64 Кбайт кэша уровня L2. Кэш L3 объемом 5Мб являлся общим для всех ядер и работа с ним осуществлялась так же через iMesh. В версии Pro разработчики увеличили размер L1 до 16 Кбайт и объединили L2 и L3 вместе.
Новый чип серии Tile-Gx является усовершенствованной модификацией, продолжающей линейку продуктов TilePro36 и TilePro64. Он будет выполняться по 40нм техпроцессу, и хотя пока тактовая частота останется неизменной, производитель заявляет о полуторо- двух кратном приросте быстродействия. Потенциально дизайн позволяет разогнать ядра до 1.5ГГц и упаковать на кристалле до 100 штук. Процессор пока представлен в виде нескольких опытных образцов, массовый выпуск которых начнется не ранее конца 2010 года.
26.10.2009
http://www.channelregister.co.uk/2009/10/26/tilera_third_gen_mesh_chips/
http://www.opennet.ru/opennews/art.shtml?num=23980