Suicide
12.07.2021, 19:22
Проект Libre-SOC (https://libre-soc.org/), развивающий открытый чип с реализацией гибридной архитектуры в стиле CDC 6600 (https://ru.wikipedia.org/wiki/CDC_6600), в которой для уменьшения размера и сложности чипа инструкции CPU, VPU и GPU не разделены и предложены в одном ISA, достиг (https://openpowerfoundation.org/libre-soc-180nm-power-isa-asic-submitted-to-imec-for-fabrication/) стадии передачи в производство первого тестового образца. Изначально проект развивался (https://www.opennet.ru/opennews/art.shtml?num=49391) под именем Libre RISC-V, но был переименован в Libre-SOC после решения заменить RISC-V на использование архитектуры набора команд (ISA) OpenPOWER 3.0.
Проект нацелен на создание полноценной, полностью открытой и не требующей лицензионных отчислений системы на чипе (SoC), которую можно будет использовать в одноплатных компьютерах, нетбуках и различных портативных устройствах. Помимо свойственных CPU инструкций и регистров общего назначения, Libre-SOC предоставляет в одном функциональном блоке процессора возможности для выполнения векторных операций и специализированных вычислений, свойственных VPU (https://libre-soc.org/vpu/) и GPU (https://libre-soc.org/3d_gpu/). Чип использует архитектуру набора команд OpenPOWER, расширение Simple-V (https://libre-soc.org/simple_v_extension/) c инструкциями для векторизации и параллельной обработки данных, а также специализированные инструкции для преобразования в ARGB и выполнения типовых 3D-операций.
Инструкции GPU сосредоточены на использование с графическим API Vulkan, а VPU на ускорение преобразования YUV-RGB и декодирования форматов MPEG1/2, MPEG4 ASP (xvid), H.264, H.265, VP8, VP9, AV1, MP3, AC3, Vorbis и Opus. Для Mesa развивается свободный драйвер (https://libre-soc.org/3d_gpu/mesa/), который использует возможности Libre-SOC для предоставления (https://fosdem.org/2021/schedule/event/libresocproject/attachments/paper/4569/export/events/attachments/libresocproject/paper/4569/fosdem2021_libresoc.pdf) аппаратно ускоренной программной реализации графического API Vulkan. Например, шейдеры Vulkan могут быть транслированы при помощи JIT-движка для выполнения с использованием доступных в Libre-SOC специализированных инструкций.
В следующем тестовом прототипе планируют реализовать расширение SVP64 (Variable-length Vectorisation), позволяющие использовать Libre-SOC в качестве векторного процессора (помимо 32 64-разрядных регистров общего назначения будет предоставлено 128 регистров для векторных вычислений). Первый прототип включает только одно ядро, работающее на частоте 300 Mhz, но в течение двух лет планируется (https://groups.google.com/g/linux.debian.ports.powerpc/c/0XWoNWRUgb4) выпустить 4-ядерную версию, затем 8-ядерную, а в долгосрочной перспективе и 64-ядерную.
Первая партия чипа будет произведена в компании TSMC с использованием техпроцесса 180nm. Все наработки проекта распространяются под свободными лицензиями, в том числе доступны файлы в формате GDS-II (https://ru.wikipedia.org/wiki/GDSII) с описанием полной топологии чипа, достаточной для начала собственного производства. Libre-SOC станет первым полностью независимым чипом на базе архитектуры Power, произведённым не компанией IBM. При разработке использовался язык описания аппаратуры nMigen (https://github.com/m-labs/nmigen) (HDL на базе Python, без использования VHDL и Verilog), библиотеки стандартных ячеек (https://ru.wikipedia.org/wiki/%D0%9F%D1%80%D0%BE%D0%B5%D0%BA%D1%82%D0%B8%D1%80%D 0%BE%D0%B2%D0%B0%D0%BD%D0%B8%D0%B5_%D0%BD%D0%B0_%D 0%BE%D1%81%D0%BD%D0%BE%D0%B2%D0%B5_%D1%81%D1%82%D0 %B0%D0%BD%D0%B4%D0%B0%D1%80%D1%82%D0%BD%D1%8B%D1%8 5_%D1%8F%D1%87%D0%B5%D0%B5%D0%BA) FlexLib (https://gitlab.com/Chips4Makers/c4m-pdk-freepdk45) от проекта Chips4Makers (https://chips4makers.io/) и свободный VLSI (https://en.wikipedia.org/wiki/Very_Large_Scale_Integration)-инструментарий Coriolis2 (http://coriolis.lip6.fr/) для преобразования из HDL в GDS-II.
Разработка Libre-SOC была профинансирована фондом NLnet Foundation, который выделил 400 тысяч евро на создание полностью открытого чипа в рамках программы по созданию верифицируемых и заслуживающих доверия фундаментальных технических решений. Чип имеет размер 5.5x5.9 мм и включает 130 тысяч логических вентилей (https://ru.wikipedia.org/wiki/%D0%9B%D0%BE%D0%B3%D0%B8%D1%87%D0%B5%D1%81%D0%BA%D 0%B8%D0%B9_%D0%B2%D0%B5%D0%BD%D1%82%D0%B8%D0%BB%D1 %8C). В состав входит четыре модуля SRAM по 4КБ и 300 MHz блок фазовой автоподстройки частоты (PLL (https://ru.wikipedia.org/wiki/%D0%A4%D0%B0%D0%B7%D0%BE%D0%B2%D0%B0%D1%8F_%D0%B0% D0%B2%D1%82%D0%BE%D0%BF%D0%BE%D0%B4%D1%81%D1%82%D1 %80%D0%BE%D0%B9%D0%BA%D0%B0_%D1%87%D0%B0%D1%81%D1% 82%D0%BE%D1%82%D1%8B)).
https://www.opennet.ru/opennews/pics_base/0_1626032851.png (https://cdn.openpowerfoundation.org/wp-content/uploads/2021/07/Libre-SOC-ASIC-768x768.png)
11.07.2021
https://www.opennet.ru/opennews/art.shtml?num=55473
Проект нацелен на создание полноценной, полностью открытой и не требующей лицензионных отчислений системы на чипе (SoC), которую можно будет использовать в одноплатных компьютерах, нетбуках и различных портативных устройствах. Помимо свойственных CPU инструкций и регистров общего назначения, Libre-SOC предоставляет в одном функциональном блоке процессора возможности для выполнения векторных операций и специализированных вычислений, свойственных VPU (https://libre-soc.org/vpu/) и GPU (https://libre-soc.org/3d_gpu/). Чип использует архитектуру набора команд OpenPOWER, расширение Simple-V (https://libre-soc.org/simple_v_extension/) c инструкциями для векторизации и параллельной обработки данных, а также специализированные инструкции для преобразования в ARGB и выполнения типовых 3D-операций.
Инструкции GPU сосредоточены на использование с графическим API Vulkan, а VPU на ускорение преобразования YUV-RGB и декодирования форматов MPEG1/2, MPEG4 ASP (xvid), H.264, H.265, VP8, VP9, AV1, MP3, AC3, Vorbis и Opus. Для Mesa развивается свободный драйвер (https://libre-soc.org/3d_gpu/mesa/), который использует возможности Libre-SOC для предоставления (https://fosdem.org/2021/schedule/event/libresocproject/attachments/paper/4569/export/events/attachments/libresocproject/paper/4569/fosdem2021_libresoc.pdf) аппаратно ускоренной программной реализации графического API Vulkan. Например, шейдеры Vulkan могут быть транслированы при помощи JIT-движка для выполнения с использованием доступных в Libre-SOC специализированных инструкций.
В следующем тестовом прототипе планируют реализовать расширение SVP64 (Variable-length Vectorisation), позволяющие использовать Libre-SOC в качестве векторного процессора (помимо 32 64-разрядных регистров общего назначения будет предоставлено 128 регистров для векторных вычислений). Первый прототип включает только одно ядро, работающее на частоте 300 Mhz, но в течение двух лет планируется (https://groups.google.com/g/linux.debian.ports.powerpc/c/0XWoNWRUgb4) выпустить 4-ядерную версию, затем 8-ядерную, а в долгосрочной перспективе и 64-ядерную.
Первая партия чипа будет произведена в компании TSMC с использованием техпроцесса 180nm. Все наработки проекта распространяются под свободными лицензиями, в том числе доступны файлы в формате GDS-II (https://ru.wikipedia.org/wiki/GDSII) с описанием полной топологии чипа, достаточной для начала собственного производства. Libre-SOC станет первым полностью независимым чипом на базе архитектуры Power, произведённым не компанией IBM. При разработке использовался язык описания аппаратуры nMigen (https://github.com/m-labs/nmigen) (HDL на базе Python, без использования VHDL и Verilog), библиотеки стандартных ячеек (https://ru.wikipedia.org/wiki/%D0%9F%D1%80%D0%BE%D0%B5%D0%BA%D1%82%D0%B8%D1%80%D 0%BE%D0%B2%D0%B0%D0%BD%D0%B8%D0%B5_%D0%BD%D0%B0_%D 0%BE%D1%81%D0%BD%D0%BE%D0%B2%D0%B5_%D1%81%D1%82%D0 %B0%D0%BD%D0%B4%D0%B0%D1%80%D1%82%D0%BD%D1%8B%D1%8 5_%D1%8F%D1%87%D0%B5%D0%B5%D0%BA) FlexLib (https://gitlab.com/Chips4Makers/c4m-pdk-freepdk45) от проекта Chips4Makers (https://chips4makers.io/) и свободный VLSI (https://en.wikipedia.org/wiki/Very_Large_Scale_Integration)-инструментарий Coriolis2 (http://coriolis.lip6.fr/) для преобразования из HDL в GDS-II.
Разработка Libre-SOC была профинансирована фондом NLnet Foundation, который выделил 400 тысяч евро на создание полностью открытого чипа в рамках программы по созданию верифицируемых и заслуживающих доверия фундаментальных технических решений. Чип имеет размер 5.5x5.9 мм и включает 130 тысяч логических вентилей (https://ru.wikipedia.org/wiki/%D0%9B%D0%BE%D0%B3%D0%B8%D1%87%D0%B5%D1%81%D0%BA%D 0%B8%D0%B9_%D0%B2%D0%B5%D0%BD%D1%82%D0%B8%D0%BB%D1 %8C). В состав входит четыре модуля SRAM по 4КБ и 300 MHz блок фазовой автоподстройки частоты (PLL (https://ru.wikipedia.org/wiki/%D0%A4%D0%B0%D0%B7%D0%BE%D0%B2%D0%B0%D1%8F_%D0%B0% D0%B2%D1%82%D0%BE%D0%BF%D0%BE%D0%B4%D1%81%D1%82%D1 %80%D0%BE%D0%B9%D0%BA%D0%B0_%D1%87%D0%B0%D1%81%D1% 82%D0%BE%D1%82%D1%8B)).
https://www.opennet.ru/opennews/pics_base/0_1626032851.png (https://cdn.openpowerfoundation.org/wp-content/uploads/2021/07/Libre-SOC-ASIC-768x768.png)
11.07.2021
https://www.opennet.ru/opennews/art.shtml?num=55473