VHDL vs Verilog
 

Здравствуй, Ачат.

Поделись опытом, пожалуйста, какой язык описания железа более перспективен и почему? Что проще для изучения.

Стоит вопрос писать дипломную работу на FPGA Cyclone II, и я думаю, что применить.

Заранее спасибо)

делаю курсач в VHDL
вроде так нормально...

VHDL сам ничего, основан на ADA вроде. Только вот большой минус, что множество примеров у Altera написаны на verilog. Вот я и думаю, что для наших СНГ реалий лучше - VHDL или Verilog.

Сам в вузе проходил vhdl, но большого количества литературы для него не встречал, как и проектов. Про Verilog ничего не знаю, потому спрашиваю.

нуу нас как бы есть методичка для джуниоров - в самый раз
только она на укр
если интересно - пиши в личку