Корпорация Intel сообщила об успешном завершении исследовательских работ по внедрению нового технологического процесса с размером транзисторов 32 нм. Компания приступит к производству первых микросхем на базе этой технологии в 4-м квартале 2009 г., как и планировалось ранее. Об этом сообщается в пресс-релизе.

Технические особенности новых процессоров будут представлены на международной конференции в области электронных устройств IEDM, которая пройдет на следующей неделе в Сан-Франциско. В исследовательских документах описывается технология конструирования транзисторов high-k + metal gate, а также способы применения 193-нм иммерсионной литографии.

В случае успешного перехода на 32-нм технологический процесс в 2009 г., корпорация в очередной раз докажет состоятельность стратегии «tick-tock». Это стратегия, которой Intel следует с 2006 г., заключается в том, что после уменьшения технологического процесса архитектуры предыдущего поколения («tick») появляется новая архитектура («tock»). При этом «tick» и «tock» происходят последовательно каждый год. Так, в 2008 г. была представлена новая микропроцессорная архитектура Nehalem, в 2009 г. ожидается ввод 32-нм топологии, а в 2010 г. запуск новой архитектуры под названием Sandy Bridge. В 2011 г. планируется уменьшение транзисторов до 22 нм и так далее. В настоящее время процессоры Intel (архитектура Nehalem, а также предыдущая – Penryn) имеют 45-нм топологию.

Другие чипмейкеры также работают над внедрением 32 нм и для успешного достижения поставленных задач даже сформировали альянс. В него входят IBM, Toshiba, AMD, Samsung, Infineon, Freescale и другие известные компании. Работа группы продлится до 2010 г. Intel, однако, не вошла в консорциум. «Нам не нужно заключать соглашений. Мы и так способны лидировать в данной области», - заявили в компании.

Помимо этого, на предстоящей в Сан-Франциско конференции Intel затронет текущий техпроцесс, расскажет о транзисторах на сложных полупроводниках и примет участие в краткой лекции о 22-нм технологии с принципом построения электронных схем CMOS.